Tugas Pendahuluan 2 - Percobaan 2, Kondisi 6 - Modul 2
Percobaan 2 kondisi 6
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan
ketentuan input B0=0, B1=clock, B2=1
2. Gambar [Kembali]
Percobaan 2 kondisi 6
3. Video Simulasi
[Kembali]
Percobaan 2 kondisi 6
4. Prinsip kerja [Kembali]
Percobaan 2 Kondisi 6
Pada percobaan ini, arus mengalir dari VCC ke JK. Arus mengalir dari VCC ke B2 dan ke CLK. Arus mengalir ke B0 dan tidak dilanjutkan karna terputus. Reset disambung B0 dan ke ground. Pada set diberi sinyal clock. J dan K merupakan aktif high, maka JK aktif karna berlogika 1. Reset merupakan aktif low, maka resen aktif karna berlogika 1 dan akan membuat output menjadi berlogika 0. Pada set diberi arus inpuls yg mana dalam keadaan toggle, yang membuat set menjadi aktif dan tidak aktif. Hal ini membuat output atau Q menjadi berubah ubah. Q' tidak berubah menjadi logika 0 saat set aktif karena reset sedang dalam keadaan aktif, jadi saling mempertahankan keadaannya.
5. Link download [Kembali]
Tidak ada komentar:
Posting Komentar