Modul 4 _LA 1

[KEMBALI KE MENU SEBELUMNYA]

Laporan Akhir I (Percobaan 1 Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit)

DAFTAR ISI

1. Jurnal

2. Alat dan bahan

3. Rangkaian Percobaan

4. Prinsip Rangkaian

5. Analisa

6. Video

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

Terdiri dari 2 yaitu, Modul D'Lorenzo dan Jumper

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S 

 2. Jumper

• Jumper

Kabel jumper adalah suatu istilah kabel yang ber-diameter kecil yang di dalam dunia elektronika digunakan untuk menghubungkan dua titik atau lebih dan dapat juga untuk menghubungkan 2 komponen elektronika. Kabel jumper jenis ini digunakan untuk koneksi male to male pada kedua ujung kabelny

2.2. IC 74111

Tabel Kebenaran J-K Flip Flop

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

    2.3. Switch SW-SPDT

    2.4. Power

    2.5. Logicprobe

    2.6. Gerbang AND

    2.7. Clock

    2.8. Ground

• SWITCH
  
  
  
  
  
  
  
• POWER DC
  
  
  
  
  
  
  
• LOGICPROBE
  
  
  

3. Rangkaian Percobaan [Kembali]

         

4. Prinsip Rangkaian

Pada percobaan 1 ini dirangkai suatu rangkaian Shift Register (register geser) jenis SISO keluaran output 4 bit dengan perwakilan output logicprobe. Pada rangkaian shift register SISO keluaran 4 bit berarti menggunakan 4 buah IC J-K flip flop sebagai perwakilan 1 bit keluaran untuk 1 buah J-K flipflop.

Pada rangkaian ini merupakan rangkaian SISO yang berarti memiiki 1 input masukan dari J-K flip flop pertama dan 1 input keluaran dari J-K flip flop terakhir (ke-4) dimana angka akan bergeser dari bit pertama keluaran hingga bit ke-4 keluaran setiap inputan logika baru yang diinputkan pada inputan IC J-K flip flop pertama, berarti pada rangkaian terjadi perwakilan dari penggeseran masukan suatu biner ke kiri atau ke kanan dimana pergeseran ini akan mewakili MSB dan LSB dari 4 bit binner keluaran. Terjadinya pergeseran input masukan logika pada rangkaian ini juga berarti bahwa proses terjadinya register geser ini dapat menyimpan memori sementara pada saat pergeseran masukan menuju keluaran bit ke-4 dari dearah lingkup keluaran 4 bit.

Rangkaian terdiri dari 4 buah IC JK Flip FLop Yng saling berhubungan. Masing2 swicth merepresentasikan Input pada IC.

Proses kerja rangkaian ini yaitu pada input D-flip flop dari input J dan K akan dikendalikan oleh switch yang berarti input akan dikendalikan sesuai pengaturan switch baik itu input logika 1 terhubung power maupun berlogika 0 terhubung ground, saat input D flip flop diberi masukan logika 1 atau 0, lalu input clock secara serempak aktif high, maka output akan memproses terjadi operasi set (jika input logika 1) atau memproses terjadi operasi reset (jika input logika 1) sehingga diperoleh output Q pada J-K flip flop pertama, lalu pada output J-K flip flop berikutnya dengan input clock aktif high secara serempak dan juga dipengaruhi input J-K flip flop sebelumnya akan membacanya sehingga dengan delay sesuai kondisi input clock (delay pada fall time) sehingga output akan bergeser menyimpan memori sementara dari masukan bit pertama hingga ke-4 dimana bit ke-4 merupakan tumpuan kepastian dari keluaran pergeseran input yang menandakan bahwa pergeseran input terjadi sesuai prinsip kerja dari SISO yaitu 1 masukan yang bergeser menuju 1 keluaran.

5. Analisa

6. Video Pratikum [Kembali]

VID20220510080254.mp4 - Google Drive

7. Link Download [Kembali]

Link Rangkaian

File Datasheet IC 74111 [download]

Link video

Link HTML