Laporan Akhir I (Percobaan I JK Flip Flop dan D Flip Flop)
DAFTAR ISI
4. Prinsip Rangkaian
5. Analisa
1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
Terdiri dari 2 yaitu, Modul D'Lorenzo dan Jumper
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
2. Jumper
- Jumper
- IC7404
- IC7432
- IC74LS112
- SWITCH
- POWER DC
- LOGICPROBE
3. Rangkaian Percobaan [Kembali]
4. Prinsip Rangkaian
Pada bagian JK flip-flop, arus mengalir dari power ke B1 dan ke set. Arus mengalir dari power ke B2 dan ke input J. Arus mengalir dari power ke B4 dan ke input K. Arus mengalir ke B0 dan ke reset. CLK diberi sinyal clock. Pada input J berlogika 1 dan pada input K juga berlogika 1. Maka output yang dihasilkan akan berada pada kondisi toggle. CLK memiliki aktif low, yang mana dia akan mengganti hasil output saat berlogika 1 ke 0. R dan S merupakan aktif low yang mana akan aktif bila berlogika 0. Pada rangkaian R dan S tidak aktif karna berlogika 1.
Pada bagian D flip-flop, arus mengalir dari power ke B1 dan ke S. Arus mengalir ke B0 dan ke R. pada bagian D dan CLK tidak berlogika 1 maupun 0 atau disebut don't care maka tidak ada pengarus ke output.
5. Analisa
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Jika B0 dan B1 diberi logika 0, maka ouput Q dan Q' akan berlogika 1. Hal ini karena set dan reset sama-sama aktif. Pada kondisi ini merupakan kondisi yang terlarang, yang mana dapat membuat IC menjadi rusak.
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jika B3 diputuskan, maka output yang dihasilkan tidak dalam keadaan toggle, walaupun JK berlogika 1. Hal ini karena pin CLK lah yang mempengaruhi pergantian output atau keadaan toggle. Jadi jika JK berlogika 1, output yang dihasilkan tidak dapat menjadi keadaan toggle.
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Toggle = Sebuah keadaan yang mana output mengalami kondisi yang bergantian.
Not Chage = Sebuah keadaan yang mana output tidak berubah sama sekali.
Kondisi terlarang = Sebuah keadaan yang mana output yang dihasilkan atau Q dan Q' sama sama berlogika 1
6. Video Pratikum [Kembali]
Tidak ada komentar:
Posting Komentar